Ateliers et séminaires 2003

Titre de l’animation

type

date

durée

Coordinateur(s) technique(s)

La durée de vie des composants électroniques

S

28 janvier 03

1 jour

CNES/Laboratoires CNRS/Industriels

Les ESD : Effets, protections, méthodes de détection des effets sur les composants EEE

S

6 février 03

1 jour

CNES/Laboratoires CNRS/Industriels

Circuits Imprimés et nouvelles technologies associées: HDI, haute densité

S

15 mai 03

1 jour

CNES

Industries

Les boîtiers B.G.A. (Ball Grid Arrays)

S

11 septembre 03

1 jour

CNES

Industries

Retour d'expérience sur l'utilisation de composants commerciaux pour le calculateur de la charge utile DEMETER

S

25 septembre 03

0,5 jour

CNES

Retour d’expérience « composants EEE » du satellite SPOT5

S

16 decembre 03

1 jour

Thierry Chapuis (CNES)

 

Voici une brève synthèse des animations 2003

La durée de vie des composants électroniques

 

Ce colloque au thème original et très général était un challenge pour le CCT15. Au travers de différents contacts, il a fallu, pour couvrir ce thème, trouver des experts dans différents domaines et d’horizons divers (industriels ou universitaires). Les échanges ont alors été très positifs et ont permis de nouer des liens nouveaux entre participants. Ce sujet a été abordé tout d’abord par son aspect théorique (distributions statistiques, mécanismes de défaillance, analyse de données), puis au travers de la mise en œuvre des essais réalisés par différents industriels pour différentes applications, et enfin, au travers de différents exemples de méthodologies originales pour démontrer la durée de vie d’un composant ou d’un assemblage.

 

les présentations (accès privatif):

 

Les ESD : Effets, protections, méthodes de détection des effets sur les composants EEE

Ce séminaire, organisé en deux demi-journées a permis, dans la première partie, de rappeler les différentes notions physiques associées aux phénomènes de décharges électrostatiques, et des moyens de s’en protéger, puis en deuxième partie, d’exposer des cas concrets d’analyse et recherche de défauts, de test de sensibilité, ou d’aborder le problème des défauts latents.

es présentations (accès privatif):

 

Circuits Imprimés et nouvelles technologies associées: HDI, haute densité

A la suite de la présentation des futurs besoins des équipementiers ASTRIUM et ALCATEL-SPACE, ainsi qu’au savoir faire des différents fabricants des secteurs spatial, militaire et commercial, le séminaire a permis de confirmer le besoin de développer une stratégie de prospective dans le domaine des circuits imprimés.
En effet les nouveaux composants ( ex. BGA ) tendent à imposer une nouvelle technologie de circuit imprimée plus dense à savoir les C.I.Hdi ( Haute Densité ). Bien que SYSTRONIC (seul qualifié français) confirme qu’il est possible de braser ce type de boîtier avec un pas de 1.27mm voire de 1 mm sur un C.I. multicouche séquentiel de classe 5, demain les µBGA, les CSP et autres microboîtiers rendront ces nouvelles technologies incontournables.

les présentations (accès privatif):

 

Les boîtiers B.G.A. (Ball grid Arrays)

 

Articulée autour de trois thèmes principaux : les boîtiers, le report sur cartes imprimées et leur réparation, et l’expertise,
cette journée a permis de dresser un état de l’art sur le sujet dans différents domaines.
ATMEL et THALES R.T ont tout d’abord présenté l’état de l’art et la roadmap de ce type de boîtiers respectivement en encapsulation hermétique céramique et plastique avant que THALES A.S expose les premiers résultats sur un boîtier spécifique destiné à des applications hyperfréquence en cours de développement dans le cadre d’un marché européen.
Les aspects report de ces boîtiers sur carte imprimée ont été abordés par les sociétés ALCATEL SPACE, EADS CCR et AIRBUS ainsi que SIEMENS AUTOMOTIVE. Bien que de secteurs d’activités différents, ces exposés ont permis de mettre en évidence les difficultés rencontrées lors de la mise au point des procédés afin de fabriquer des circuits imprimés équipés de BGA compatibles avec les contraintes environnementales de leur utilisation fonctionnelle. L’utilisation de l’underfill a d’ailleurs été abordée et semble nécessaire pour assurer une plus grande fiabilité des assemblages sous contraintes mécaniques.
La journée s’est terminée par des présentations de SOLECTRON et THALES R.T respectivement sur les sujets « réparations » et « expertise » des circuits imprimés ainsi équipés. Ces thèmes, très importants dans un contexte de haute fiabilité tel que l’est le Spatial, nous ont conforté dans nos choix de R&T à venir en démontrant la difficulté et les limites de ces étapes de fabrication d’autant plus que les fabricants de boîtiers nous prédisent un nombre d’Entrées / Sorties dépassant le chiffre de 1000 avec des pas d’interconnections de plus en plus petits.

 

les présentations (accès privatif):

 

Retour d'expérience sur l'utilisation de COTS pour le calculateur de la charge utile DEMETER

 

Au cours de cette matinée, Thierry Chapuis et Alain Peus (CNES) ont exposé leurs choix pour la conception d’un équipement majeur pour le satellite DEMETER. Cet équipement utilisant massivement des composants commerciaux, principalement pour des raisons de performance, une architecture électrique innovante, associée à une gestion des risques liés aux composants (qualité, tenue aux radiations) ont dû être mises en œuvre. Un large débat à l’issue de la présentation a permis de connaître les tendances pour les prochaines générations d’équipements de ce type.

 

les présentations (accès privatif):

 

Retour d’expérience « composants EEE » du satellite SPOT5

 

Cette demi journée a été consacrée aux composants électroniques utilisés dans SPOT

les présentations (accès privatif):